LCMXO2-1200UHC-4FTG256I Matriz de puertas programables de campo (FPGA) IC 79 65536 1280
Todos son nuevos y originales. Por favor, díganos el número de pieza y la cantidad cuando nos pregunten.
Especificaciones de Los datos de las pruebas de seguridad de los equipos de ensayo deberán estar disponibles en el sitio web de la autoridad de ensayo.
| Tipo de producto |
Descripción |
| Categoría |
Circuitos integrados (CI) |
| |
Incorporado |
| |
FPGA (Field Programmable Gate Array) (Arranja de puertas programable en el campo) |
| El Sr. |
Corporación de Semiconductores Rattice |
| Serie |
Se trata de MachXO2 |
| Embalaje |
Envases |
| Número de LAB/CLB |
160 |
| Número de elementos/células lógicas |
1280 |
| Total de bits de la RAM |
75776 |
| Número de entradas/salidas |
206 |
| Voltagem - Suministro |
2.375V ~ 3.465V |
| Tipo de montaje |
Montura de la superficie |
| Temperatura de funcionamiento |
-40 °C ~ 100 °C (TJ) |
| Envase / estuche |
256-LBGA |
| Paquete de dispositivos del proveedor |
256-FTBGA (17x17) |
| Número del producto de base |
Se aplicará el procedimiento siguiente: |
Características delLos datos de las pruebas de seguridad de los equipos de ensayo deberán estar disponibles en el sitio web de la autoridad de ensayo.
Administrador:
• Memoria flash de usuario en el chip
• Hasta 256 kbits de memoria flash del usuario
• 100.000 ciclos de escritura
• Accesible mediante las interfaces WISHBONE, SPI, I2C y JTAG
• Puede utilizarse como procesador PROM o como memoria flash
• Fuente de entrada/salida sincrónica de ingeniería previa
• Registros DDR en las celdas de E/S
• Lógico de engranajes dedicado
• 7:1 Apertura para las entradas/salidas de la pantalla
• DDR genérico, DDRX2, DDRX4
• Memoria DDR/DDR2/LPDDR dedicada con soporte DQS
• Buffer de E/S flexible y de alto rendimiento
• El búfer sysIOTM programable admite una amplia gama de interfaces:
¢ LVCMOS 3.3/2.5/1.8/1.5/1.2
¢ LVTTL
¢ ICP
El número de puntos de contacto de los operadores de la red de transporte de pasajeros será el número de puntos de contacto de la red de transporte de pasajeros.
¢ SSTL 25/18
¢ HSTL 18
Las entradas de disparador de Schmitt, hasta 0,5 V de histeresis
• Las entradas y salidas soportan conexiones en caliente
• terminación diferencial en el chip
• Modo de puja y bajada programable
• Reloj flexible en el chip
• Ocho relojes primarios
• Hasta dos relojes de borde para interfaces de E/S de alta velocidad (sólo lados superior e inferior)
• Hasta dos PLL analógicas por dispositivo con síntesis de frecuencia n fraccionaria
¢ Amplio rango de frecuencias de entrada (de 7 MHz a 400 MHz)
• No volátil, infinitamente reconfigurable
• Instantánea ∙ se activa en microsegundos
• Solución segura con un solo chip
• Programable mediante JTAG, SPI o I2C
• Soporta la programación en segundo plano de la memoria no volátil
• Opcional doble arranque con memoria SPI externa
• Reconfiguración de TransFRTM
• Actualización de la lógica de campo mientras el sistema funciona
Las aplicaciones deLos datos de las pruebas de seguridad de los equipos de ensayo deberán estar disponibles en el sitio web de la autoridad de ensayo.
Los dispositivos MachXO2 están diseñados en un proceso de baja potencia no volátil de 65 nm.La arquitectura del dispositivo tiene varias características tales como I / O diferenciales de oscilación baja programables y la capacidad de apagar los bancos de I / O, PLLs y osciladores en chip dinámicamente.
Clasificaciones medioambientales y de exportación deLos datos de las pruebas de seguridad de los equipos de ensayo deberán estar disponibles en el sitio web de la autoridad de ensayo.
| Atributo |
Descripción |
| Estado de la RoHS |
Conforme con la Directiva ROHS3 |
| Nivel de sensibilidad a la humedad (MSL) |
3 (168 horas) |
| Estatus de REACH |
REACH No afectado |
| El número de personas |
3A991D. |
| HTSUS |
8542.39.0001 |
