•Tres relojes de entrada
• Formato diferencial o CMOS/TTL
• Cualquier Frecuencia de 2kHz a 750MHz
• Escalado fraccional para 64B/66B y escalado FEC (p. ej., 64/66, 237/255, 238/255) o cualquier otro requisito de reducción de escala
• Supervisión continua de la calidad del reloj de entrada
• Selección de reloj automática o manual
• Tres entradas de sincronización de cuadros de 2/4/8 kHz
• DPLL de alto rendimiento
• Cambio de referencia sin impacto en caso de pérdida de entrada
• Construcción de fase automática o manual
• Remanente en pérdida de todas las entradas
• Ancho de banda programable, 0,5 MHz a 400 Hz
• Dos sintetizadores de frecuencia digital
• Produce cualquier múltiplo de 2 kHz hasta 77,76 MHz
• Ajuste de fase de reloj por DFS
• APLL de salida de alto rendimiento
• Frecuencias de salida a 750MHz
• Escalado fraccional de alta resolución para FEC y 64B/66B (p. ej., 255/237, 255/238, 66/64) o cualquier otro requisito de escalado
• Fluctuación de salida de menos de 1ps RMS
• Cuatro relojes de salida en dos grupos
• Casi cualquier frecuencia de < 1 Hz a 750 MHz
• Cada grupo es esclavo de un reloj DFS, un reloj APLL o cualquier reloj de entrada (dividido y escalado)
• Cada uno tiene una salida diferencial (1 CML, 1 LVDS/ LVPECL) y salida CMOS/TTL separada
• Divisor de frecuencia de 32 bits por salida
• Dos salidas de pulsos de sincronización: 8kHz y 2kHz
• Características generales
• Circuito integrado de tarjeta de línea o circuito integrado de temporización adecuado para Stratum 2/3E/3/4E/4, SMC, SEC/EEC o SSU
• Acepta y produce casi cualquier frecuencia hasta 750 MHz, incluidos 1 Hz, 2 kHz, 8 kHz, NxDS1,
NxE1, DS2/J2, DS3, E3, 2,5 M, 25 M, 125 M,156,25 M y Nx19,44 M hasta 622,08 M
• Compensación interna por error de frecuencia del oscilador local
• Interfaz de procesador SPI™
• Funcionamiento de 1,8 V con 3,3 VI/O (tolerante a 5 V)
