Entrada-salida 1240kbit Xilinx Virtex 5 de XC5VFX100T-2FF1738C 680
Number modelo:XC5VFX100T-2FF1738C
Cantidad de orden mínima:1 PCS
Condiciones de pago:T/T, Western Union, Paypal, garantía comercial, tarjeta de crédito
Capacidad de la fuente:186 PC
Plazo de expedición:3-5 día
Detalles de empaquetado:Empaquetado del estándar internacional
Contacta
Add to Cart
Miembro activo
Shenzhen Guangdong China
Dirección:
R1811, edificio de B, torre de Jiahe, No.3006 Shennan mediados de Rd, Shenzhen, China
Proveedor Último login veces:
Dentro de 27 Horas
Detalles del producto
Perfil de la compañía
Detalles del producto
Entrada-salida 550 megaciclo Virtex-5 de XC5VFX100T-2FF1738C IC FPGA FBGA-1738 680
| Cualidad de producto | Valor del atributo |
|---|---|
| Xilinx | |
| FPGA - Arsenal de puerta programable del campo | |
| Virtex-5 | |
| Entrada-salida 680 | |
| 1 V | |
| 0 C | |
| + 85 C | |
| SMD/SMT | |
| FCBGA-1738 | |
| Tarifa de datos: | 6,5 Gb/s |
| Serie: | XC5VFX100T |
| Marca: | Xilinx |
| RAM distribuido: | kbit 1240 |
| Bloque integrado RAM - EBR: | kbit 8208 |
| Frecuencia de funcionamiento máxima: | 550 megaciclos |
| Humedad sensible: | Sí |
| Número de transmisores-receptores: | Transmisor-receptor 16 |
| Tipo de producto: | FPGA - Arsenal de puerta programable del campo |
| Cantidad del paquete de la fábrica: | 1 |
| Subcategoría: | Lógica programable ICs |
| Marca registrada: | Virtex |
Resumen de las características de Virtex-5 FPGA
• Transmisores-receptores de RocketIO GTP 100 Mb/s a 3,75 Gb/s
− LXT y plataformas de SXT
• Transmisores-receptores de RocketIO GTX 150 Mb/s a 6,5 Gb/s
− TXT y plataformas de FXT
• PowerPC 440 microprocesadores
Plataforma del − FXT solamente
Arquitectura del RISC del −
tubería de la etapa del − 7
los escondrijos de la instrucción y de los datos del − 32-Kbyte incluyeron
Estructura optimizada − del interfaz del procesador (barra transversal)
• tecnología de proceso del cobre Cmos de 65 nanómetro
• voltaje de la base 1.0V
• Alto empaquetado del tirón-microprocesador de la señal-integridad disponible en opciones estándar o Pb-libres del paquete
• Capacidad de la supervisión de sistema en todos los dispositivos
En-microprocesador del −/supervisión termal fuera de chip
En-microprocesador del −/supervisión fuera de chip de la fuente de alimentación
Acceso del − JTAG a todas las cantidades supervisadas
• Bloques integrados de la punto final para los diseños de PCI Express
Plataformas del − LXT, de SXT, de TXT, y de FXT
− obediente con la especificación baja 1,1 de PCI Express
ayuda del carril x1, x4, o x8 del − por bloque
Trabajos del − conjuntamente con los transmisores-receptores de RocketIO™
Los generadores de función son configurables como 6 entrada LUTs o entrada LUTs de la dual-salida 5. SLICEMs en algún CLBs puede ser
configurado para actuar como los registros de cambio de 32 bits (o x de 16 bits 2 registros de cambio) o como RAM distribuido 64-bit. Además,
cuatro elementos de almacenamiento se pueden configurar como cierres sensibles borde-accionados del D-tipo balanceos o del nivel.
Cada CLB tiene interconexión rápida interna y conecta con una matriz de interruptor para tener acceso a recursos de encaminamiento generales.
− LXT y plataformas de SXT
• Transmisores-receptores de RocketIO GTX 150 Mb/s a 6,5 Gb/s
− TXT y plataformas de FXT
• PowerPC 440 microprocesadores
Plataforma del − FXT solamente
Arquitectura del RISC del −
tubería de la etapa del − 7
los escondrijos de la instrucción y de los datos del − 32-Kbyte incluyeron
Estructura optimizada − del interfaz del procesador (barra transversal)
• tecnología de proceso del cobre Cmos de 65 nanómetro
• voltaje de la base 1.0V
• Alto empaquetado del tirón-microprocesador de la señal-integridad disponible en opciones estándar o Pb-libres del paquete
• Capacidad de la supervisión de sistema en todos los dispositivos
En-microprocesador del −/supervisión termal fuera de chip
En-microprocesador del −/supervisión fuera de chip de la fuente de alimentación
Acceso del − JTAG a todas las cantidades supervisadas
• Bloques integrados de la punto final para los diseños de PCI Express
Plataformas del − LXT, de SXT, de TXT, y de FXT
− obediente con la especificación baja 1,1 de PCI Express
ayuda del carril x1, x4, o x8 del − por bloque
Trabajos del − conjuntamente con los transmisores-receptores de RocketIO™
Los generadores de función son configurables como 6 entrada LUTs o entrada LUTs de la dual-salida 5. SLICEMs en algún CLBs puede ser
configurado para actuar como los registros de cambio de 32 bits (o x de 16 bits 2 registros de cambio) o como RAM distribuido 64-bit. Además,
cuatro elementos de almacenamiento se pueden configurar como cierres sensibles borde-accionados del D-tipo balanceos o del nivel.
Cada CLB tiene interconexión rápida interna y conecta con una matriz de interruptor para tener acceso a recursos de encaminamiento generales.
Entrada-salida 1240kbit Xilinx Virtex 5 de XC5VFX100T-2FF1738C 680
Carro de la investigación
0